GAA, Gate All Around

1. GAA, Gate-All-Around

   반도체 기술이 복잡해지고 고도화됨에 따라 반도체의 크기는 더욱 작아지고 집적도가 높아지면서 초미세 공정 기술이 중요해졌습니다. 크기와 소모 전력이 작으면서도 성능이 높은 반도체가 필요하면서 트랜지스터의 구조 또한 혁신 적인 변화를 맞이했습니다.

 

  트랜지스터란 것은 Gate에 전압이 가해졌을 때 Channer을 통해 Source와 Drain으로 전류가 흐르면서 동작하는 것입니다. 과거에는 평판(Plannar) 트랜지스터를 사용했는데 게이트와 채널이 하나의 면으로 맞닿아 있었습니다. 이런 평면 2D 구조는 크기를 줄이다 보면 Source, Drain 간 거리가 가까워져 전류 Leakage가 생기는 Short channerl 현상이 생기는 등으로 인해 동작 전압을 낮추는 데 제한 사항이 있었습니다.

 

  이를 개선한 모델이 3D 구조의 FinFET입니다. Gate와 Channel 간에 접하는 면이 넓을수록 효율이 높아진다는 점에서 Gate와 Channel이 3차원 구조로 접점 면적을 키워서 반도체 능력을 향상했습니다.

  그러나, FinFET 트랜지스터는 4nm이후 공정에서는 더 이상 전압을 줄일 수 없는 한계점에 다 달랐습니다.

이를 개선하기 위한 차세대 반도체가 3nm GAA(Gate-All-Around) 구조입니다. 전류가 흐르는 채널 4면을 Gate가 둘러싸고 있어 전류의 흐름을 더욱 정밀하게 Control 할 수 있고, 높은 전력 효율을 얻을 수 있습니다.

 

  GAA 중에서 Nanowire channel의 경우 충분한 전류를 얻기가 힘들기 때문에, 삼성전자는 이를 개선한 얇고 긴 시트(Nano Sheet)를 여러 장 적층 한 MBCFET™(Multi Bridge Channel FET)을 독자적으로 개발하였습니다. 이를 통해 성능과 전력 효율을 상당수 높였습니다.

 

  MBCFET™은 7nm FinFET대비 공간을 45% 감소시키고, 약 50%의 소비전력 개선, 약 35%의 성능 개선 효과를 낼 것으로 기대됩니다. 또한 높은 설계 유연성과 기존 FinFET 공정과의 호환성이 높아 기존 설비와 제조 기술을 활용할 수 있는 장점이 있습니다.

 

  앞으로 23년에는 3nm 2세대, 25년에는 GAA기반 2nm공정에 돌입할 것이라는 계획을 내놨습니다. TSMC와의 경쟁에서 우위를 점할 수 있을 것인지에 대해 귀추가 주목됩니다.

 

출처 :

삼성반도체이야기