반도체 CVD 공정

1. CVD

  CVD 공정이란 Chemical vapor Deposition의 약자로, 반응성 가스를 Plasma, Thermal, UV 등을 이용하여 Si Wafer 표면에 Depo를 진행 하는 공정입니다. CVD공정은 반도체에서 절연막을 쌓는데 이용하는데 크게 STI, ILD, IMD 3가지로 구분하고 소자의 보호막으로 Passivation막을 사용합니다. 

 

일반적으로 CVD 공정은 화학기상 증착 방법을 총칭하여 말하는데 Wafer 표면에 단결정의 반도체 막이나 절연막을 형성합니다. 이러한 매커니즘은 반응 Gas에 적절한 에너지를 공급하면 웨이퍼 표면에 원하는 박막이 증착되고 이로 이한 반응 부산물이 배출되는 과정입니다. 

 

CVD공정은 각 특징에 따라 박막의 공정 역할을 구분할 수 있습니다.

1) 압력에 따른 분류

 - AP(Atmosphere Pressure) CVD

 - SA (Semi Atmosphere) CVD

 - LP (Low Pressure) CVD

 

2) 반응 에너지 분류

 - PE(Plasma Enhanced) CVD

 - Thermal CVD

 - HDP(Hight Density Plasma)

 - Coating + Oxidation

 

3) 박막 Film 역할 분류

 - Dielectric

 - Hard Mask

 - Gap fill

 - Low-K

 

CVD 공정 중에서 절연막을 많이 사용하는데 위치에 따라 STI, ILD, IMD라고 구분할 수 있습니다. 배선과 배선 사이나 층과 층 사이 동작의 특성을 위해 절연막 기능이 필요한데 CVD 공정을 이용하여 Depo진행을 합니다. 특성을 관리하는 주요 물성은 RI, Step Coverage, Stress 등이 있습니다. 굴절률 RI란 해당 물질로 빛이 입사할 물질 내에서 빛의 속도가 줄어드는 비율입니다.

 

RI, n = C(진공에서의 빛의 속도) / V(매질에서의 빛의 속도)

(Reflective Index)

 

SiO2, Si3N4 박막이 각 1.46, 2.0 수준입니다.

 

Step Coverage란 단차가 있는 Pattern에 각종 박막이 증착할 때 평평한 부분과 단차가 있는 부위에 쌓이는 두께가 다름을 알 수 있고 그에 대한 비율을 말합니다.

 

Film Stress는 두 물질 사이 Mismatch에 기인하게 되며 크게 Intrinsic Stress, Extrinsic Stress가 있습니다. Instrinsic Stress는 필름 초기 핵 형성과 성장 과정에서 생겨나고, Extrinsic Stress는 Substrate와 증착된 film 사이의 열팽창계쑤 차이로 인해 발생합니다. 방향이 Negative Curvature(-)로 Compressive, Positive Curvature(+) 방향은 Tensile로 정의 합니다.